# MANUFACTURE OF CONTROL PLATE FOR LITHOGRAPHY APPARATUS

Publication number: JP2037655

**Publication date:** 

1990-02-07

Inventor:

**UORUFUGANGU BENEKE; UBE** 

SHIYUNAAKENBERUKU; BURUKUHARUTO

RISHIYUKE

**Applicant:** 

SIEMENS AG

Classification:

- international:

H01L21/027; H01J9/02; H01J37/147; H01J37/305;

H01L21/02; H01J9/02; H01J37/147; H01J37/305;

(IPC1-7): H01J37/305; H01L21/027

- european:

H01J9/02; H01J37/147D2D Application number: JP19890137321 19890529

Priority number(s): DE19883818535 19880531

Also published as: EP0344513 (A2)


US4994336 (A1)

EP0344513 (A3)

Report a data error here

## Abstract of JP2037655

PURPOSE: To obtain a control plate having deflection elements of the number corresponding to the numbers of semiconductor layers and particle probes by making thickness of a photoresist layer to which the dimension and arrangements of deflection elements are transferred exceed the height of the deflection elements and filling a recessed part made in this laver up to a desired height of the deflection elements by electrodeposition. CONSTITUTION: A control plate is mainly constituted of a single crystal semiconductor substrate 1 provided with a window 10 for passing particle probes 14, 14' generated from a multiple radiation source and deflection elements 9 and 9' of the corresponding number. The deflection elements 9, 9' of the control plate are attached to each of particle probes 14, 14' and the deflection elements 9, 9' deflect the particle probes 14, 14' individually. To form deflection elements 9, 9' and bond pads 7, 7' and to connect them with a semiconductor substrate 1 coated with dielectric 2, a lithography method and electrodeposition forming technique are used and working is performed by control voltage because the heights of the deflection elements 9, 9' are several 10&mu m. Thus, the control plate having the deflection elements of the number matching with the numbers of semiconductor layer and particle probes can be formed.



Data supplied from the esp@cenet database - Worldwide

# ⑩日本国特許庁(JP)

① 特許出願公開

# ◎ 公 開 特 許 公 報(A) 平2-37655

®Int.Cl.5

@発 明 者

識別記号

庁内整理番号

④公開 平成2年(1990)2月7日

H 01 J 37/305 H 01 L 21/027 7013-5C

8831-5F H 01 L 21/30 7376-5F 3 4 1 B 3 5 1

審査請求 未請求 請求項の数 4 (全5頁)

②特 願 平1-137321

@出 願 平1(1989)5月29日

優先権主張 201988年5月31日30西ドイツ(DE)30P3818535.0

**⑫発 明 者 ウオルフガング、ベネ ドイツ連邦共和国ベルリン30、ジギスムントシュトラーセ** 

ウベ、シュナーケンベ

ドイツ連邦共和国ベルリン21、ビルケンシュトラーセ10

ルク

⑩発 明 者 ブルクハルト、リシユ ドイツ連邦共和国ミユンヘン82、インデアホイルス13

ケ

①出 願 人 シーメンス、アクチエ ドイツ連邦共和国ベルリン及ミユンヘン(番地なし)

ンゲゼルシヤフト

個代 理 人 弁理士 富 村 潔

# 明 細 書

- 1. 発明の名称 リソグラフィ装置用制御板の 製造方法
- 2. 特許請求の範囲
  - 多数の粒子プローブ(14、14´)で付 勢される制御板が、粒子プローブ(14、1 4´)を通ずための切欠部(10)を備えた 半導体層(2)及び粒子プローブ(14、1 4´)の数と一致する数の傷向素子(9、9´) を有する形式のリソグラフィ装置用の制御板 を製造する方法において、

半導体基板(1)の表面に第1誘電層(2) をまたその背面に第2誘電層(3)を設け、 金属層(4)を第1誘電層(2)上に折出

第2誘電層(3)を半導体基板(1)に製造すべきスルーホール(10)の寸法に相応して構造化し、

製造すべき偏向素子 (9、9′) の寸法及 び配置を金属暦 (4) 上に施されたフォトレ ジスト層 (8) 上にリソグラフィで転写し、その際フォトレジスト層 (8) の厚さが偏向素 子(9) の高さを上回るようにし、

フォトレジスト層 (8) 中に作られた凹部 を偏向案子 (9) の所望の高さまで電着によ り満たし、

フォトレジスト層(8)を除去し、

半導体落板 (1) の背面をエッチング処理 することによりスルーホール (10) を形成

スルーホール (10) の範囲内の金属層 (4) 及び第1 誘電層 (2) をエッチング処理により除去する

ことを特徴とするリソグラフィ装置用制御板 の製造方法。

多数の粒子プローブ(14、14´)で付勢される制御板が、粒子プローブ(14、14´)を通すための切欠部(10)を備えた半導体層(2)及び粒子プローブ(14、14´)の数と一致する数の偏向素子(9、9´)

を有する形式のリソグラフィ装置用の制御板 を製造する方法において、

半導体基板 (1) の表面に第1誘電層 (2) をまたその背面に第2誘電層 (3) を設け、

金属層 (4) を第1 誘電層 (2) 上に折出

第2誘電層(3)を半導体基板(1)に製造すべきスルーホール(10)の寸法に相応 して構造化し、

金属層を第1中間層(11)及び第2中間 層(12)で攬い、その際第1中間層(11) の厚さが形成すべき傷向素子(9)の高さを 上回るようにし、

製造すべき偏向素子(9)の寸法及び形状を第2中間層(12)上に施されたフォトレジスト層(5)上にリソグラフィにより転写し、

フォトレジスト層 (5) の構造をエッチング処理により第1及び第2中間層 (11、12) に転写し、

御板が、粒子プローブを通すための切欠部を備えた半導体層(ダイアフラム)及び粒子プローブの数と一致する数の偏向素子を有する形式の、リソグラフィ装置用の制御板を製造する方法に関する。 (従来の技術)

米国特許第4724328号明細書からリング
ラフィ装置(電子ピーム記録器)は公知であり、
その電子光学柱状体は多数の個々に偏向可能の電
子プロープを得るための開口絞りを有する。欧州
特許出願公開第191439号明細書に詳述され
ている開口絞りは主として列状の多穿孔構造を有
するシリコンのダイアフラムからなり、その表面
には偏向単位として作用する電極系が配置されて
いる。

### (発明が解決しようとする課題)

本発明の課題は、多数の粒子プローブで付勢される制御板が半導体層及び粒子プローブの数に相応する数の偏向素子を有する形式の、リソグラフィ装置用の制御板を製造する方法を提供することにある。

第1中間層(11)中に形成された凹部を、 偏向素子(9)の高さまで電着により満たし、 フォトレジスト層(5)及び中間層(11、 12)を除去し、

スルーホール (10) を半導体基板の異方性エッチングによりウエハの背面に形成し、

スルーホール (10) の範囲内の第1 誘電 暦 (2) と金属層 (4) をエッチング処理により除去する

ことを特徴とするリソグラフィ装置用制御板の製造方法。

- 3) 半導体基板(1) がシリコンからなり、このシリコンが(1,0,0) 配向を有することを特徴とする請求項1又は2記載の方法。
- 4) 半導体基板(1)がシリコンからなり、このシリコンが(1,1,0)配向を有することを特徴とする請求項1又は2配数の方法。
- .3. 発明の詳細な説明

#### (産業上の利用分野)

本発明は、多数の粒子プローブで付勢される制

## (課題を解決するための手段)

この課題は本発明によれば特許請求の範囲の請求項1及び2に記載した方法によって解決される。 請求項3及び4は本発明方法の有利な実施態様を 示すものである。

# 〔発明の効果〕

本発明により得ることのできる利点は特に、本 発明方法により製造された偏向素子がマイクロエ レクトロニクス分野で通常に用いられる制御電圧 で付勢され得ることである。

#### 〔実施例〕

次に本発明を図面に基づき詳述する。

第1図に略示した制御板は主として、多放射源から発せられる粒子プローブ14、14 を通すための窓10及び相応する数の偏向素子9、9 (これはポンド・パッド7、7 及び接続導体を介して、電子又はイオンピームリングラフィ装置の制御信号発生エレクトロニクスに接続されている)を備えた単結晶半導体基板1からなる。多放射源としては特に、制御板の上方に配置されかつ

大衷面の一次粒子ピームで付勢される、切欠部を 有する絞りが考慮される。粒子プロープ14、1 4 の各々には制御板の偏向素子9、9 が所属 し、これによりその都度の粒子プローブ14、1 4 を個別に偏向し、場合によっては帰線消去す ることができる(当該粒子プローブを光線路内で 制御板の下方に配置された紋りに偏向させる)。 偏向素子 9、9′及び場合によっては強化された ポンド・パッド1、1~を製造しまた誘電体2で 被覆された半導体基板1に接続させるには、リソ グラフィ法及び電素成形技術を使用することが好 ましく、この場合リソグラフィは製造すべき構造 体の寸法及び形状との関連においてUV又はシン クロトロン光線で実施する。偏向素子 9 、 9 ´の 高さは、数10 μm 、特に10~100 μm であ り、従ってマイクロエレクトロニクスでの通常の 制御電圧で加工することができる。

第1図に示した制御板を製造する方法は本発明 においては次の処理工程を含む (第2図参照)。

半導体基板 1 例えば(1,0,0)又は(1.

1. 0) 配向を有するシリコン上への、第1 誘 電暦 2 例えば窒化珪素又は酸化珪素層の折出 ( 第2 図 a 、 b ) 、

- 基板下面への第2課電層3、例えば窒化珪素 又は酸化珪素の析出(第2図b)、
- 抹電暦 2 への、金属製電気めっき出発暦 4 、 例えばクロム・金又はチタン・金暦の析出(第 2 図 c)、
- 誘電層3に遠心堕布されたフォトレジスト層6への、落板スルーホール10の寸法のリングラフィ転写、及び誘電層3のエッチング(構造化)(第2図d、e)、
- 電気めっき出発層4に遠心墜布されたフォト レジスト層5への、接続導体及びボンド・パッド7、7~の寸法及び形状のリソグラフィ転写 (第2図d)、
- 接続導体7の電気めっき補強及びフォトレジ スト暦5の除去(第2図e、「)、
- フォトレジスト層8でのウェハ表面の被覆( その厚さは形成すべき偏向素子9の所望の高さ

よりも大きい)(第2図g)、

- フォトレジスト暦8への、偏向素子9の寸法 及び形状のリソグラフィ転写(第2図h)、
- フォトレジスト暦 8 に製造された凹部の、偏向素子 9 の所望の高さまでの電気めっきによる 充塡(第 2 図 h)、
- フォトレジスト層8の除去(第2図i)、
- 基板スルーホール 1 0 を得るための、ウエハ 背面での半導体基板 1 の湿式化学的異方性エッ チング(第2 図j)、
- スルーホール10の範囲内での誘電層2及び電気めっき出発層4のエッチング(第2図i)。本発明の別の方法によれば、偏向素子9は三層技術を使用することによっても製造することができる。この処理は第3図に基づき説明する工程を含み、この場合には第2図 f に示した構造体から出発する。
- レジスト又はプラスチック11(例えばポリ ィミド)でのウエハ表面の被覆(この厚さは、 これが形成すべき偏向素子9の高さを上回るよ

うに構成する)(第3図a、b)、

- 第2中間層12、例えば窒化・アルミニウム 又は珪素の懐布(第3図b)、
- 中間暦12上に遠心墜布されたフォトレジスト暦5への、偏向素子9の寸法及び形状のリソグラフィ転写(第3図 b、c)、
- 中間層11及び12のエッチング(構造化)(第3図d)、
- 第1中間暦11内に製造された凹部の、偏向素子9の所望の高さまでの電気めっきによる充域(第3図e)、
- フォトレジスト層 5 及び中間層 1 1 及び 1 2の除去(第3図1)、
- スルーホール10を得るための、ウェハ背面での基板1の湿式化学的異方性エッチング(第3図g)、
- スルーホール10の範囲内での誘電層2及び 電気めっき出発層4のエッチング(第3図g)。
- 4. 図面の簡単な説明


第1図は製造すべき制御板の略示図、第2図及

び第3図は制御板を製造するための処理工程図で

## ある.

- 1 … 半導体基板
- 2、3…誘電層
- 4 …金属層
- 5、6…フォトレジスト層
- 7、7 ′ …ポンド・パッド
- 8…フォトレジスト層
- 9、9′…偏向素子
- 10…スルーホール
- 11、12…中間層
- 14、14 ~ …粒子プローブ

FIG 1



(8118) 代理人 併理士 原材 🎏 🚈



